Examens - Circuits Logiques GIF-10279

Exemples de questions d'examens partiels passés

et exercices

solutionnaire-a-97.pdf (Partiels A-97: 1+2 en .pdf)

Exemple de questions Examen Partiel 1 -1997


Q1: Convertir le nombre binaire 1101101.11 en décimal, octal, hexadécimal
Réponse: 109.75 décimal, 155.6 octal, 6D.C hex.

Q2: Convertir le nombre décimal 250.72 en binaire (se limiter à 4 chiffres après le point):
Réponse: 11111010.1011

Q3: Additionner le nb suivants en binaire complément 2 sur 5 bits. Commentez le résultat:
-10 et -8
Réponse 01110 et il y a dépassement car -18 ne s'exprime pas en 5bits signés.

Q4: En employant la technique des tables de Karnaugh, trouvez l'expression POS minimum pour: F(x,y,z) = (x+y) (x+|y + z). Note |y = y' (y barre)
Réponse: F = (x + z)(x + y)


Q5: Soit la fonction F(D,C,B,A) = Sommation des minterms (2,4,5,6,10,13) + X(3,7,9,11,12,15)
Avec la technique des table de Karnaugh, trouver l'expression POS minimum et réalisez son implantation en NANDs. Tracez le circuit. Justifiez votre réponseé
Réponse: F = (|D + |C + A) (C + B)
Implantation en NANDs:


Q6: Implantez la fonction F(D,C,B,A) = Sommation des minterms (2,4,6,13,14) + X(3,7,9,11,12,15) dans un Mux 4 à 1. Les variables du Mux seront D et C
Réponse: non disponible

Q7: Implantez la fonction F(D,C,B,A) = |DB + DC|A + |D|CB dans un nombre minimum de PALs 3 entrées/3 sorties.
Réponse 2 PALs suffisent avec du Retournement. Posons X = |DB et Y = DC alors:
F=X+Y|A+X|C
F=X(1+|C)+Y|A
F = X+Y|A
PAL 1 : on syntétise X, Y (entrées du PAL : D, C, B)
PAL 2: on syntétise F (entrées du PAL : X, Y, A)
Chaque PAL réalise la somme de 2 produits:


Exemple de questions Examen Partiel 2 - 1997


Q1: a) Nommez un problème essentiel des latches R-S (répondre en 1 ligne max)?
Élément de réponse: État '11' interdit car alors Q = |Q par exemple.
b) Nommez une raison justifiant la très grande popularité des flips flops D ?
Élément de réponse: Plus simple à utiliser/comprendre.
c) Nommez une différence essentielle entre un latch et un flip flop
Latch: sorties suivent entrées si horloge à 1 (level-sensitive clock)
Élément de réponse: FF: changement aux sorties seulement lors des transitions d'horloge.

Q2: Rajouter la logique combinatoire nécessaire et minimale à un flip flop T pour réaliser un flip flip J-K. Justifier votre démarche et dessinez le plan de votre circuit.
Élément de réponse:


Q3: Réaliser la séquence suivante en employant un registre à décalage que vous construirez avec trois flips flops D individuels.
* La séquence se répètera indéfiniment: 101 -> 010 ...
* Votre séquenceur doit être auto-correcteur.
* Faites le diagramme d'état complet de votre design.
* Dessinez le plan de votre circuit.
* Justifier votre démarche.
Élément de réponse:


Q4: Soit le diagramme d'état suivant: (A,B,C sont des signaux externes):

Établissez la table état présent - état futur (present state - next state) en employant la méthode des variables conditionnelles. Justifier votre démarche. Simplifiez vos expressions. Nommez les 3 bits Qc Qb Qa (avec Qc = MSB).
Élément de réponse:


Q5: Séoul (Corée, mars 1986). Vous êtes ingénieur chez Hyundai Motor et votre tâche consiste à réaliser le séquenceur des clignotants et feux de détresse (hasard) de la nouvelle PONY 1987 qui sera bientôt vendue au Québec! Les signaux d'entrées auxquels vous avez accès sont les suivants:
* CG - si CG = 1 -> clignote à gauche
* CD - si CD = 1 -> cligote à droite
* HA - si HA = 1 -> feux de détresse (hasard)
* Une Horloge de 1 Hz
La PONY 1987 a 4 ampoules dédiées aux clignotants et feux de détresse:
* AG (avant gauche), AD (avant droit), RG (aRrière gauche) et RD (aRrière droit)
(voir dessin ci-contre):

Les séqunces de clignotage sont les suivantes:
* clignote à gauche: AG et RG: allumés (1 s), éteints (1 s), allumés (1 s), ...
* cligote à droite: AD et RD: allumés (1 s), éteints (1 s), allumés (1 s), ...
* feux de détresse (hasard): AG,RG,AD,RD: allumés (1 s), éteints (1 s), allumés (1 s), ...
On vous demande de réaliser ce séquenceur (sur 2 bits) pour réaliser les fonctions de: cli gnote à gauche, cligote à droite et de feux de détresse (hasard) en employant des flips flops J- K très populaires en Corée!
* Faites le diagramme d'état complet de votre design
* Justifier votre démarche.
* Dessinez le plan de votre circuit en incluant les sorties pour connexions aux 4 ampoules, on emploiera des LEDs pour fins de démonstration.
Votre design est magnifique, vous avez hâte d'essayer la nouvelle Pony '87!
Élément de réponse:


Pour état 00: (HA+CG), CD+HA)


Q6: Séoul (Corée, novembre 1988). Vous êtes maintenant ingénieur d'expérience (senior engi neer) chez Hyundai Motor. Vous savez que le reverse engineering est un outil d'espionnage puis sant! Vos contacts à Détroit (USA) viennnent de vous faire parvenir le schéma suivant (où A et B sont des signaux d'entrées externes):

Vous déterminez le diagramme d'état correspondant à ce circuit car vous voudriez vous en servir pour le nouveau modèle de PONY ... 1990!
* On vous demande donc de déterminer le diagramme d'état de ce circuit.
* Justifier votre démarche.
Élément de réponse:


---------------------------------------------------------------------------------------------------------------------

Exercice supplémentaire résolu


Faire le design d'une machine distributrice de jus (1 $) et de chip (0.75 $). La machine n'accepte que les 25 cents et les 1 $ (huard). On emploiera un 74169. La machine fonctionne comme suit:



Solution

A partir de l'énoncé, on établit le diagramme d'état suivant:















* * *


Bon Succès à tous et à toutes!

Cette page a été mise à jour, le 21 novembre 2000